From a4e65176f46e4dda3b8eec8fc9aa9d87f632a698 Mon Sep 17 00:00:00 2001 From: Chris Duncan Date: Wed, 8 Jan 2025 14:05:00 -0800 Subject: [PATCH] Inline G mix 6 of round 0. --- src/lib/nano-pow/shaders/gpu-compute.ts | 89 ++++++++++++++++++++++++- 1 file changed, 88 insertions(+), 1 deletion(-) diff --git a/src/lib/nano-pow/shaders/gpu-compute.ts b/src/lib/nano-pow/shaders/gpu-compute.ts index 5cfe334..012ef93 100644 --- a/src/lib/nano-pow/shaders/gpu-compute.ts +++ b/src/lib/nano-pow/shaders/gpu-compute.ts @@ -729,7 +729,94 @@ fn main( - G(&v4, &v5, &v14, &v15, &v16, &v17, &v26, &v27, 0u, 0u, 0u, 0u); + + + /** + * r=0, i=6(x2), a=v[4-6], b=v[14-15], c=v[16-17], d=v[26-27] + */ + + // a = a + b + o0 = v4 + v14; + o1 = v5 + v15; + if (v4 > 0xFFFFFFFFu - v14) { + o1 = o1 + 1u; + } + v4 = o0; + v5 = o1; + + // // a = a + m[sigma[r][2*i+0]] + // // skip since adding 0u does nothing + // o0 = v4 + 0u; + // o1 = v5 + 0u; + // if (v4 > 0xFFFFFFFFu - 0u) { + // o1 = o1 + 1u; + // } + // v4 = o0; + // v5 = o1; + + // d = rotr64(d ^ a, 32) + xor0 = v26 ^ v4; + xor1 = v27 ^ v5; + v26 = xor1; + v27 = xor0; + + // c = c + d + o0 = v16 + v26; + o1 = v17 + v27; + if (v16 > 0xFFFFFFFFu - v26) { + o1 = o1 + 1u; + } + v16 = o0; + v17 = o1; + + // b = rotr64(b ^ c, 24) + xor0 = v14 ^ v16; + xor1 = v15 ^ v17; + v14 = (xor0 >> 24u) ^ (xor1 << 8u); + v15 = (xor1 >> 24u) ^ (xor0 << 8u); + + // a = a + b + o0 = v4 + v14; + o1 = v5 + v15; + if (v4 > 0xFFFFFFFFu - v14) { + o1 = o1 + 1u; + } + v4 = o0; + v5 = o1; + + // // a = a + m[sigma[r][2*i+1]] + // // skip since adding 0u does nothing + // o0 = v4 + 0u; + // o1 = v5 + 0u; + // if (v4 > 0xFFFFFFFFu - 0u) { + // o1 = o1 + 1u; + // } + // v4 = o0; + // v5 = o1; + + // d = rotr64(d ^ a, 16) + xor0 = v26 ^ v4; + xor1 = v27 ^ v5; + v26 = (xor0 >> 16u) ^ (xor1 << 16u); + v27 = (xor1 >> 16u) ^ (xor0 << 16u); + + // c = c + d + o0 = v16 + v26; + o1 = v17 + v27; + if (v16 > 0xFFFFFFFFu - v26) { + o1 = o1 + 1u; + } + v16 = o0; + v17 = o1; + + // b = rotr64(b ^ c, 63) + xor0 = v14 ^ v16; + xor1 = v15 ^ v17; + v14 = (xor1 >> 31u) ^ (xor0 << 1u); + v15 = (xor0 >> 31u) ^ (xor1 << 1u); + + + G(&v6, &v7, &v8, &v9, &v18, &v19, &v28, &v29, 0u, 0u, 0u, 0u); -- 2.34.1